前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇數字電路設計論文范文，相信會為您的寫作帶來幫助，發現更多的寫作思路和靈感。

數字電路設計論文范文第1篇

關鍵詞：無線發射FSK射頻發射器nRF902

1概述

nRF902是一個單片發射器芯片，工作頻率范圍為862～870MHz的ISM頻帶。該發射器由完全集成的頻率合成器、功率放大器、晶體振蕩器和調制器組成。由于nRF902使用了晶體振蕩器和穩定的頻率合成器，因此，頻率漂移很低，完全比得上基于SAW諧振器的解決方案。nRF902的輸出功率和頻偏可通過外接電阻進行編程。電源電壓范圍為2.4～3.6V，輸出功率為10dBm，電流消耗僅9mA。待機模式時的電源電流僅為10nA。采用FSK調制時的數據速率為50kbits/s。因此，該芯片適合于報警器、自動讀表、家庭自動化、遙控、無線數字通訊應用。

2引腳功能和結構原理

nRF902采用SIOC-8封裝，各引腳功能如表1所列。

表1nRF902的引腳功能

引腳端符號功能

1XTAL晶振連接端/PWR-UP控制

2REXT功率調節/時鐘模式/ASK調制器字輸入

3XO8基準時鐘輸出（時鐘頻率1/8）

4VDD電源電壓（+3V）

5DIN數字數據輸入

6ANT2天線端

7ANT1天線端

8VSS接地端（0V）

圖1所示是nRF902的內部結構，從圖中可以看出：該芯片內含頻率合成器、功率放大器、晶體振蕩器和調制器等電路。

通過nRF902的天線輸出端可將平衡的射頻信號輸出到天線，該引腳同時必須通過直流通道連接到電源VDD，電源VDD可通過射頻扼流圈或者環路天線的中心接入。ANT1/ANT2輸出端之間的負載阻抗為200～700Ω。如果需要10dBm的輸出功率，則應使用400Ω的負載阻抗。

調制可以通過牽引晶振的電容來完成。要達到規定的頻偏，晶振的特性應滿足：并聯諧振頻率fp應等于發射中心頻率除以64，并聯等效電容Co應小于7pF，晶振等效串聯電阻ESR應小于60Ω，全部負載電容，包括印制板電容CL均應小于10pF。由于頻率調制是通過牽引晶振的負載（內部的變容二極管）完成的，而外接電阻R4將改變變容二極管的電壓，因此，改變R4的值可以改變頻偏。

將偏置電阻R2從REXT端連接到電源端VDD對可輸出功率進行調節。nRF902的工作模式可通過表2所列方法進行設置。

表2nPF902的工作模式設置

引腳

工作模式XTALREXTXO8DIN

低功耗模式（睡眠模式）GND---

時鐘模式VDDGNDVDD-

ASK模式VDDASK數據VDD或者GNDVDD

FSK模式VDDVDDVDD或者GNDFSK數據

在FSK模式時，調制數據將從DIN端輸入，這是nRF902的標準工作模式。

ASK調制可通過控制REXT端來實現。當R2連接到VDD時，芯片發射載波。當R2連接到地時，芯片內部的功率放大器關斷。這兩個狀態可用ASK系統中的邏輯“1”和邏輯“0”來表示。在ASK模式，DIN端必須連接到VDD。

時鐘模式可應用于外接微控制器的情況，nRF902可以給微控制器提供時鐘。它可在XO8端輸出基準時鐘，XO8端輸出的時鐘信號頻率是晶振頻率的1/8。如晶振頻率為13.567MHz，則XO8輸出的時鐘信號頻率為1.695MHz。

在低功耗模式（睡眠模式），芯片的電流消耗僅10nA。在沒有數據發射時，芯片可工作在低功耗模式以延長電池的使用時間。電路從低功耗模式轉換到發射模式需要5ms的時間，從時鐘模式轉換到發射模式需要50μs的時間。

圖2nRF902的應用電路

數字電路設計論文范文第2篇

論文關鍵詞：EDA，實驗系統，模塊

 

1 引言

隨著電子技術的發展及電子系統設計周期縮短的要求，EDA技術得到迅猛發展。

EDA是ElectronicDesign Automation(電子設計自動化)的縮寫。EDA技術，就是以大規模可編程邏輯器件為設計載體，以硬件描述語言為系統邏輯描述的主要表達方式，以計算機、大規模可編程邏輯器件的開發軟件及實驗開發系統為設計開發工具，通過使用有關的開發軟件，自動完成電子系統設計的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用集成芯片的一門新技術[1]。

目前，幾乎所有高校的電類專業都開設了EDA課程，為加強教學效果，通常都使用專門的EDA實驗箱來輔助教學，但是實驗箱采用了一體化結構，所有的電路和器件都在一塊電路板上，在功能上難以根據需要進行擴展，不利于學生的創新設計，復雜系統難以實現；實驗箱體積較大，不便攜帶；EDA 實驗箱、單片機實驗箱、DSP實驗箱、ARM實驗箱中很多功能模塊的硬件電路是相同的，但不同實驗箱上相同模塊不能共享，存在資源浪費。由于實驗箱的上述缺點，很多高校都紛紛開始設計開發自己的實驗系統模塊，提高實驗箱的利用率，提高學生的工程創新能力[2][3]。

2 EDA實驗系統開發的特點

EDA實驗系統的開發具有以下特點：

（1）實驗內容由單一性向綜合性發展

早期開發的EDA實驗系統主要是學生用來學習EDA課程、下載程序、進行仿真的工具；使用實驗系統是老師用來培養學生設計數字電路的能力、幫助學生學習和掌握開發語言的手段。因此EDA實驗系統僅在電子類專業的EDA課程中使用，系統所提供的實驗內容僅限于簡單的數字電路設計，包括計數器、編碼譯碼器的設計、數碼管的顯示等。隨著EDA技術的發展，電信、通信等專業紛紛引入EDA實驗系統，在“通信原理”等課程的實驗教學中被廣泛應用于實踐[4]，實驗內容也從單一的基本數字電路的設計發展到集EDA技術實驗、單片機實驗、DSP實驗等為一體的綜合性的實驗平臺[5]。因此，EDA實驗平臺逐漸面向電子信息類相關專業的學生進行課程的學習，課外競技活動，電子類設計比賽，并逐漸用于教師進行科研。

（2）系統結構從一體化向模塊化發展

早起開發的EDA實驗系統在結構上采用一體化的實驗箱設計，所有的電路和器件都在一塊電路板上[6]。這樣，系統的使用雖然可以幫助學生掌握軟件的應用，但也使學生對硬件電路不了解；另外，系統在功能上難以根據需要進行擴展，不利于學生進行創新設計，復雜的系統則難以實現。因此在后來的EDA實驗系統的開發上，大都都采用了模塊化的結構[7][8]，即FPGA、單片機等做在一塊核心板上，其IO口以插針形式引出，以方便和外圍電路的連接；外圍電路則以模塊的形式單獨做在不同的電路板上，比如數碼管顯示模塊、按鍵模塊、LED顯示模塊等；根據不同的實驗摘要的模塊搭建自己設計的電路，從而提高學習興趣，增強實驗教學的效果；此外，模塊化的設計還方便老師對學生設計的重復實現，有利于教學水平的提高雜志鋪。

（3）核心芯片由單一化向豐富化發展

早期開發的EDA實驗系統由于僅用于EDA課程的學習，其核心芯片大都為Altera公司的FPGA等可編程邏輯器件，開發語言環境主要為界面友好、操作簡便的Maxplus Ⅱ和Quartus Ⅱ。隨著EDA技術向不同學科不同專業的滲透，核心芯片逐漸發展為FPGA、單片機和DSP器件的綜合使用，開發語言也逐漸開始使用C語言或匯編語言等。這樣，實驗系統能提供的實驗內容和規模均有所增加，除了基本的數字電路設計實驗模塊以外，還可以增設調制解調模塊、幀同步模塊、信號波形產生模塊等，擴大了實驗系統的使用率，使實驗設備向大型化、先進化發展。

（4）使學生的學習由被動向主動發展

電子技術的發展日新月異，早期的實驗平臺由于其電路設計的封閉性，實驗內容只停留在驗證實驗上，很難加入自己設計的外圍電路。而模塊化數字電路開放實驗平臺由于其接口電路的開放性，有能力的學生可以自行設計外圍電路達到提高的目的，對于成功的設計還可以加到以后的實驗教學中，成為具有自主知識產權的模塊。

另外，由于整合了單片機、DSP等芯片的功能模塊，實驗內容得到很大擴展，學生在實驗過程中可以拓寬知識面，主動去學習了解實驗所需要的知識，學習的主動性得到很大的提高，并且，由于實驗由簡單的驗證實驗向綜合的大型設計過渡，學生在實驗過程中更容易理解數字電路設計中硬件的概念以及工程的概念。

學生在設計實驗時，可能會用到一些實驗系統沒有開發出的模塊，這時，學生需要自己設計該電路模塊的電路圖以及制作PCB板，直至實際制作出該功能模塊。這樣，學生除了掌握編程、還需要去學習怎樣設計并制作電路板、學習該模塊與核心板的接口電路設計等相關知識，因此，在實驗過程中，學生的積極性和主動性得到提高。同時，由于實驗的規模逐漸增加，同學之間需要團結合作才能共同完成一個實驗，因此也鍛煉了同學之間的團結合作精神。

3 結論

一個好的EDA實驗平臺，能培養學生開拓創新精神和團結協作精神、很強的實踐操作能力、工程設計能力、綜合應用能力、科學研究能力以及獨立分析問題和解決問題的能力。我國高校現階段所研制開發的EDA綜合實驗平臺，能有效整合和優化多個電子類實驗課程的功能，為單片機和 EDA技術等課程提供了綜合實驗平臺，為高校培養創新性人才提供良好的實驗條件和氛圍。隨著電子技術的發展以及EDA技術的不斷深入發展，EDA實驗平臺的開發也將會日益完善：大規模可編程器件將被使用；實驗系統將向體積小、功耗小的便攜式嵌入式系統發展。

參考文獻：

[1]廖超平,等著.EDA技術與VHDL實用教程[M]. 北京: 高等教育出版社, 2007:1

[2]劉延飛,等著.開發EDA綜合實驗平臺，提高學生工程創新能力[J]. 實驗室研究與探索, 2009,26(8):63-64.

[3]范勝利.一種基于模塊的EDA教學實驗系統[J]. 讀與寫雜志, 2009,6(11):102

[4]韓偉忠著.EDA,DSP技術與通信實驗裝置的總體設計[J]. 金陵職業大學學報, 2002,17(1),52-54

[5]孫旭,等著.單片機、DSP、EDA的綜合實驗系統的設計[J]. 實驗科學與技術, 2008, 6(6): 55-57

[6]雷雪梅,等著.EDA教學實驗箱的設計[J]. 內蒙古大學學報(自然科學版), 2004, 35(3): 344-347

[6]劉建成,等著.EDA實驗系統的設計與實現[J]. 實驗室研究與探索, 2009, 28(1): 86-88

[6]史曉東,等著.數字系統EDA實驗平臺的應用及發展[J]. 實驗室研究與探索, 2005, 24: 78-81

數字電路設計論文范文第3篇

關鍵詞：電磁干擾；電氣隔離；看門狗

在信號的傳輸過程中，不可避免的會遇到各種干擾，如何有效的減少或消除干擾，使信號能夠穩定傳輸，是系統設計中的關鍵問題。本文以RS-485傳輸電路為例，從軟硬件兩方面分析信號在傳輸過程中會遇到的各種干擾，并給出具體的解決方案。

1  硬件抗干擾設計

在傳輸電路的設計過程中主要出現以下問題：電氣噪聲干擾傳輸線路；強電磁（雷電）沖擊；數字電路對模擬電路的干擾等。

針對上述問題的產生，本傳輸電路在硬件設計方面主要采取以下措施:

1) 對于芯片閑置的引腳，在不影響系統的邏輯功能的情況下接地或接電源。

2) 布線時，電源線和地線盡量粗。這樣不但有利于減少壓降，更重要是的是降低耦合噪聲。

3) 布線時盡量減少回路環的面積，以減少感應噪聲。避免90度折線，減少高頻噪聲發射。

4) 晶振布線時，晶振和單片機引腳盡量靠近，晶振下方盡量不要走線。

5) 采用光耦元件實現RS-485接口的電氣隔離。這種方案可以承受高電壓、持續時間較長的瞬態干擾，實現起來也比較容易。

6) 旁路保護方法。利用瞬態抑制元件TVS管，將具有危害性的瞬態能量旁路到大地。

7) 將電源地和模擬地相隔離，通過0歐的電阻相連。將電源地和RS-485地相隔離，通過磁珠相連。

8) 正確地處理“模擬地”與“數字地”。數字電路是非線形的，邏輯門的開關都會產生電流沖擊，所以在數字地上高頻擾動很強烈。因此，數字地與模擬地不能有共同路徑或者環路，只應單點連接。

RS-485信號傳輸的具體電路如圖1所示

                圖1  RS-485信號傳輸電路

2  軟件抗干擾設計

系統的抗干擾措施，除了在硬件上消除干擾外，還必須從軟件設計上采取恰當的措施，以便提高系統的可靠性，我們主要采用看門狗(Watchdog)監視系統的運行狀態。

看門狗又稱程序運行監視器，能有效的防止系統在不可預測的干擾作用下產生的程序執行紊亂，即“程序跑飛”。目前很多MCU都自帶有內部看門狗，我們在整機運行是將看門狗打開，如果MCU不能在規定的時間內將Watchdog復位，Watchdog從內部觸發RESET中斷，將整個系統復位，從而使整個系統重新運行，避免了程序死鎖。

信號傳輸電路的主程序如下：

    void main(void)

{

    uint idata  i,j；      定義i,j為無符號整型變量

  WDT_feed()；              為看門狗控制寄存器賦初值

  for(i=0;i

{

  WDT_feed()；            喂看門狗

  DelayMS(30)；

}

  InitSystem()；            系統初始化

  timer2_run；              定時器2開始工作

  while(1)                  進入循環

{

  WDT_feed()；            喂看門狗

  while(!SystemTimerFlag)；當SystemTimerFlag=1，跳出本層循環

    TimerTick20ms()；        保證程序的循環周期為20ms 

      RS23220ms()；            RS232函數

  KEY20ms()；              鍵盤輸入函數

  if(HardFailureFlag)；

  {                      ；如果RS485通訊失敗

  RS485StateLedOff()；  RS485狀態指示燈滅

  PizzerOn()；          蜂鳴器鳴叫 

  }

}

3  結語

本文針對信號在傳輸過程中受干擾問題，通過實例從軟、硬件兩方面給出了具體解決措施,極大地提高了系統的穩定性。適用于各種遠距離的有線傳輸系統。

參考文獻：

[1] 傅豐林等.電子線路基礎[M].西安:西安電子科技大學出版社,2001

[2] 謝金明等.高速數字電路設計與噪聲控制技術.北京：電子工業出版社,2003-4

[3] 顧海洲等.PCB電磁兼容技術—設計實踐.北京：清華大學出版社,2004-6

[4] 工靜.低壓電力線傳輸特性分析.南京理工大學碩士論文，2000

數字電路設計論文范文第4篇

集成電路作為關系國民經濟和社會發展全局的基礎性和先導性產業，是現代電子信息科技的核心技術，是國家綜合實力的重要標志。鑒于我國集成電路市場持續快速的增長，對集成電路設計領域的人員需求也日益增加。集成電路是知識密集型的高技術產業，但人才缺失的問題是影響集成電路產業發展的主要問題之一。據統計，2012年我國對集成電路設計人才的需求是30萬人 [1-2]。為加大集成電路專業人才的培養力度，更好地滿足集成電路產業的人才需求，2003年教育部實施了“國家集成電路人才培養基地”計劃，同時增設了“集成電路設計和集成系統”的本科專業，很多高校都相繼開設了相關專業，大力培養集成電路領域高水平的骨干專業技術人才[3]。

黑龍江大學的集成電路設計與集成系統專業自2005年成立以來，從本科教學體系的建立、本科教學內容的制定與實施、師資力量的培養與發展等方面進行不斷的探索與完善。本文將結合多年集成電路設計與集成系統專業的本科教學實踐經驗，以及對相關院校集成電路設計專業本科教學的多方面調研，針對黑龍江大學該專業的本科教學現狀進行分析和研究探索，以期提高本科教學水平，切實做好本科專業人才的培養工作。

一、完善課程設置

合理設置課程體系和課程內容，是提高人才培養水平的關鍵。2009年，黑龍江大學集成電路設計與集成系統專業制定了該專業的課程體系，經過這幾年教學工作的開展與施行，發現仍存在一些不足之處，于是在2014年黑龍江大學開展的教學計劃及人才培養方案的修訂工作中進行了再次的改進和完善。

首先，在課程設置與課時安排上進行適當的調整。對于部分課程調整其所開設的學期及課時安排，不同課程中內容重疊的章節或相關性較大的部分可進行適當刪減或融合。如：在原來的課程設置中，“數字集成電路設計”課程與“CMOS模擬集成電路設計”課程分別設置在教學第六學期和第七學期。由于“數字集成電路設計”課程中是以門級電路設計為基礎，所以學生在未進行模擬集成電路課程的講授前，對于各種元器件的基本結構、特性、工作原理、基本參數、工藝和版圖等這些基礎知識都是一知半解，因此對門級電路的整體設計分析難以理解和掌握，會影響學生的學習熱情及教學效果；而若在“數字集成電路設計”課程中添加入相關知識，與“CMOS模擬集成電路設計”課程中本應有的器件、工藝和版圖的相關內容又會出現重疊。在調整后的課程設置中，先開設了“CMOS模擬集成電路設計”課程，將器件、工藝和版圖的基礎知識首先進行講授，令學生對于各器件在電路中所起的作用及特性能夠熟悉了解；在隨后“數字集成電路設計”課程的學習中，對于應用各器件進行電路構建時會更加得心應手，達到較好的教學效果，同時也避免了內容重復講授的問題。此外，這樣的課程設置安排，將有利于本科生在“大學生集成電路設計大賽”的參與和競爭，避免因學期課程的設置問題，導致學生還未深入地接觸學習相關的理論課程及實驗課程，從而出現理論知識儲備不足、實踐操作不熟練等種種情況，致使影響到參賽過程的發揮。調整課程安排后，本科生通過秋季學期中基礎理論知識的學習以及實踐操作能力的鍛煉，在參與春季大賽時能夠確保擁有足夠的理論知識和實踐經驗，具有較充足的參賽準備，通過團隊合作較好地完成大賽的各項環節，贏取良好賽果，為學校、學院及個人爭得榮譽，收獲寶貴的參賽經驗。

其次，適當降低理論課難度，將教學重點放在掌握集成電路設計及分析方法上，而不是讓復雜煩瑣的公式推導削弱了學生的學習興趣，讓學生能夠較好地理解和掌握集成電路設計的方法和流程。

第三，在選擇優秀國內外教材進行教學的同時，從科研前沿、新興產品及技術、行業需求等方面提取教學內容，激發學生的學習興趣，實時了解前沿動態，使學生能夠積極主動地學習。

二、變革教學理念與模式

CDIO（構思、設計、實施、運行）理念，是目前國內外各高校開始提出的新型教育理念，將工程創新教育結合課程教學模式，旨在緩解高校人才培養模式與企業人才需求的沖突[4]。

在實際教學過程中，結合黑龍江大學集成電路設計與集成系統專業的“數模混合集成電路設計”課程，基于“逐次逼近型模數轉換器（SAR ADC）”的課題項目開展教學內容，將各個獨立分散的模擬或數字電路模塊的設計進行有機串聯，使之成為具有連貫性的課題實踐內容。在教學周期內，以學生為主體、教師為引導的教學模式，令學生“做中學”，讓學生有目的地將理論切實應用于實踐中，完成“構思、設計、實踐和驗證”的整體流程，使學生系統地掌握集成電路全定制方案的具體實施方法及設計操作流程。同時，通過以小組為單位，進行團隊合作，在組內或組間的相互交流與學習中，相互促進提高，培養學生善于思考、發現問題及解決問題的能力，鍛煉學生團隊工作的能力及創新能力，并可以通過對新結構、新想法進行不同程度獎勵加分的形式以激發學生的積極性和創新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學生得分，而是以畢業論文的撰寫要求，令每一組提供一份完整翔實的數據報告，鍛煉學生撰寫論文、數據整理的能力，為接下來學期中的畢業設計打下一定的基礎。而對于教師的要求，不僅要有扎實的理論基礎還應具備豐富的實踐經驗，因此青年教師要不斷提高專業能力和素質。可通過參加研討會、專業講座、企業實習、項目合作等途徑分享和學習實踐經驗，同時還應定期邀請校外專家或專業工程師進行集成電路方面的專業座談、學術交流、技術培訓等，進行教學及實踐的指導。

三、加強EDA實踐教學

首先，根據企業的技術需求，引進目前使用的主流EDA工具軟件，讓學生在就業前就可以熟練掌握應用，將工程實際和實驗教學緊密聯系，積累經驗的同時增加學生就業及繼續深造的機會，為今后競爭打下良好的基礎。2009―2015年，黑龍江大學先后引進數字集成電路設計平臺Xilinx和FPGA實驗箱、華大九天開發的全定制集成電路EDA設計工具Aether以及Synopsys公司的EDA設計工具等，最大可能地滿足在校本科生和研究生的學習和科研。而面對目前學生人數眾多但實驗教學資源相對不足的情況，如果可以借助黑龍江大學的校園網進行網絡集成電路設計平臺的搭建，實現遠程登錄，則在一定程度上可以滿足學生在課后進行自主學習的需要[5]。

其次，根據企業崗位的需求可合理安排EDA實踐教學內容，適當增加實踐課程的學時。如通過運算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態機、分頻器、數顯鍵盤控制等各種類型電路模塊的設計和仿真分析，令學生掌握數字、模擬、數模混合集成電路的設計方法及流程，在了解企業對于數字、模擬、數模混合集成電路設計以及版圖設計等崗位要求的基礎上，有針對性地進行模塊課程的學習與實踐操作的鍛煉，使學生對于相關的EDA實踐內容真正融會貫通，為今后就業做好充足的準備。

第三，根據集成電路設計本科理論課程的教學內容，以各應用軟件為基礎，結合多媒體的教學方法，選取結合于理論課程內容的實例，制定和編寫相應內容的實驗課件及操作流程手冊，如黑龍江大學的“CMOS模擬集成電路設計”和“數字集成電路設計”課程，都已制定了比較詳盡的實踐手冊及實驗內容課件；通過網絡平臺，使學生能夠更加方便地分享教學資源并充分利用資源隨時隨地地學習。

四、搭建校企合作平臺

數字電路設計論文范文第5篇

【關鍵詞】復飛告警 FPGA PCB

FPGA是現場可編程門陣列，擁有較強的時序控制能力，不需要指令周期，速度快，支持多路大數據處理，可以滿足大數據處理電路的需要，同時還可以大大節省硬件電路的開發時間，使功能的增加或性能的改善非常容易。

1 復飛告警系統設計簡介

復飛告警系統主要運用于民用航空空中交通管理局，以用來實現在飛機不能成功降落進行復飛時，塔臺管制員能夠快速的通知周邊單位有飛機進入復飛并采取緊急應對措施。所以要求系統具有體積小、速度快、多路大數據同時處理的能力。

在早期的空管自動化中，當管制發現飛機需要復飛或者飛機自己決定要復飛的時候，都是通過VHF（甚高頻通信）進行告知或者溝通，這樣的通信存在著很大的安全隱患：

（1）及時性，不能快速地告知周邊相關單位。

（2）工作負擔重，既要通知又要處理，處理過程過于復雜。

（3）不能及時反饋，處理結果不能很快地告知周邊相關單位。

隨著技術的發展，復飛告警系統的設計越來越需要集成為一體，它要包含顯示系統、告警系統和警報系統；顯示系統能夠直觀的告知周邊相關單位哪架航班出現復飛和其當前狀態；告警系統只要輕輕按觸能夠快速的把信息發出去；警報系統能夠發出警報聲音提醒管制注意有特殊情況的發生；為了實現復飛告警的這些要求，我們選擇以FPGA為核心來設計。

本文總結了基于FPGA設計的空中交通復飛告警系統，包含了核心芯片的選擇、電路設計和硬件電路設計。

2 電路原理圖設計

復飛告警的三個主要模塊：FPGA模塊、電源模塊、時鐘模塊。

2.1 FPGA模塊

由于復飛告警系統的高要求，系統的核心芯片選擇最為關鍵，合理的選型不僅能夠避免一系列的后期問題，更能夠提高產品的性能，延長使用期。如果FPGA負荷過重，器件發熱嚴重，會嚴重影響器件的性能、工作穩定性和壽命；通過上面的思考，確定選擇ALTERA公司的EP1C3T144C8N芯片。

EP1C3T144C8N芯片中，嵌入了數據處理器。這個處理器對于在實現邏輯與數字信號處理的同時還需要強大處理器的用戶而言的確是不二之選。嵌入式硬件乘加模塊具有更高的靈活性與跟高效的處理能力在功耗得到進一步降低的同時，模塊最大工作頻率得到了有效的提升，可支持大規模并行 DSP 算法。時鐘管理模塊 （CMT） 為 FPGA 提供最靈活、最高性能的時鐘控制。從上面的分析中，可以看出EP1C3T144C8N的性能完全符合我們的需求。

2.2 電源模塊

本次電源模塊需要把5V的交流電轉換為3.3v和1.5v電壓，考慮到電壓的穩定性、功率輸出、芯片兼容性我們所選用的供電芯片是美國德州儀器公司的AMS1117，它是一款高效率電源芯片，能夠提供穩定的電流和相應的電壓。

2.3 時鐘模塊

時鐘模塊采用50MHZ的有源晶振貼片，有4只引腳。一個完整的振蕩器，其中除了石英晶體外，還有晶體管和阻容元件，因此體積較大。但是其抗干擾能力強，信號穩定。

3 硬件電路設計

一塊PCB板的設計分為三個步驟：層數、布局和布線；

層數主要由系統的復雜性決定，本次復飛告警PCB板采用了雙層走線的設計，其中上層走信號線和電源線，底層使用敷銅作為數字地，這樣能夠有更好的屏蔽性；

布局遵循四個原則：

（1）按照電路模數特性布局，把模擬和數字電路分開，并使信號流通盡可能不跨區域，這樣可以減小電路板中模擬和數字之間的干擾。

（2）核心芯片放在中間，其他配置芯片圍繞。

（3）同一個功能模塊的器件盡可能擺放在一起，便于分析和檢查。

（4）盡可能讓元器件排列整齊，美觀。這樣還有利于PCB板焊接和批量生產。

布線的關鍵在于保持信號的完整性，而影響信號完整性的因素主要有傳輸線的長度、電阻匹配以及電磁干擾、串擾等。盡量避免走折線，可以采用45°折線或者弧線代替折線。在有些時候還可以把時鐘信號用一根地線包圍，隔離干擾。

PCB電路圖如下所示：

4 結語

本文通過對原有復飛告警系統的分析和現在管制的需求，并結合新的技術，制作了基于FPGA的復飛告警系統。論文簡要的介紹了復飛告警的電源模塊、FPGA模塊和PCB制作。雖然這次設計結果達到了設計初的目標，但是其中還有許多不足處，如集成度還可以在提高，沒有仿真結果等，希望在以后的制作中能夠解決這些問題。

參考文獻

[1]童鵬，胡以華.FPGA器件選型研究[J].現代電子技術，2007（10）.

[2]胡學芝.電源濾波器和電磁干擾濾波模塊及應用[J].低壓電器，2000（06）.

[3]羅宇翔，俞恢春，李思雄.PCB板層布局與EMC[J].安全與電磁兼容，2003（05）.

[4]（美）DouglasBrooks著，劉雷波，趙巖譯.信號完整性問題和印制電路板設計[M].北京：機械工業出版社，2005.

[5]周路.高速電路信號完整性分析與設計[D].電子科技大學，2011.